삼성전자, TSMC에 2나노 선두 뺏겼지만 '걱정 없다'

[이코노믹데일리] 대만 TSMC가 삼성전자보다 먼저 2나노미터(㎚·1㎚=10억분의1m) 공정 양산을 위한 발걸음을 뗐지만 3나노 공정 수율 문제를 해결하지 못한 상황이어서 삼성전자의 기세를 꺾었다고 보기 어렵다는 지적이 나온다.

27일 니혼게이자이 신문과 업계에 따르면 TSMC는 최근 대만 중부 신주 지역에 2나노 공정 팹(공장) 건설에 돌입했다. 현재 최신 공정은 3나노로 이보다 집적도를 더욱 높인 2나노 경쟁이 막을 올렸다는 평가다. TSMC는 80조원을 투입해 4개 공장을 짓고 빠르면 2025년부터 양산을 시작할 것으로 보인다.

이 프로젝트는 TSMC가 미국 팹리스 업체 엔비디아와 시놉시스, 네덜란드 반도체 장비 업체 ASML과 협업한 결과다. 4개사는 함께 반도체 리소그래피(반도체 기판에 집적회로를 그리는 기술) 소프트웨어를 개발해 팹 생산량을 늘리고 탄소 배출량을 줄였다.

TSMC와 초미세공정 경쟁을 벌이는 삼성전자도 조만간 2나노 공정 개발을 착수할 전망이다. 앞서 최시영 삼성전자 파운드리 사업 부장은 지난해 '삼성 파운드리 포럼 2022'에서 "차세대 공정인 게이트 올 어라운드(GAA) 기반 공정 기술 혁신을 지속해 2025년에는 2나노, 2027년에는 1.4나노 공정을 도입할 것"이라고 밝혔다. 삼성전자는 최근 건설 계획을 밝힌 세계 최대 반도체 허브 '용인 시스템 반도체 클러스터'에 2나노 공정을 적용할 예정이다.

삼성전자와 TMSC는 지난해 3나노 경쟁에서 맞붙었다. 지난해 6월 삼성전자는 세계 최초로 GAA 기술을 적용한 3나노 1세대 공정 양산을 시작했다. 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력은 45% 절감하고 성능은 23% 향상된다.

TSMC는 삼성전자보다 6개월 뒤인 12월 3나노 공정 칩 양산을 시작했다. TSMC는 삼성전자와 달리 3나노에 기존 5나노 공정에 사용되는 핀펫(FinFET·반도체 구조를 3차원으로 설계한 것)을 개선한 핀플렉스(FinFlex) 공정을 적용했다.

그러나 삼성전자는 3나노 수율(양품의 비율) 문제를 개선하지 못하면서 TSMC에 점유율 면에서 밀렸다. 대만 시장조사업체 트렌드포스에 따르면 지난해 4분기(9~12월) 파운드리 시장에서 TSMC는 점유율 58.5%를 기록한 반면 삼성전자는 15.8%에 그쳤다. 외신들은 "TSMC 3나노 수율이 최대 80%에 이를 것"이라고 전망하기도 했다.

기대와 달리 TSMC도 3나노 실제 수율은 여전히 낮은 수준이다. 최근까지는 낮은 수율로 인한 문제가 크게 부각되지 않았으나 애플 차세대 모바일 애플리케이션 프로세서(AP)인 'A17 바이오닉' 생산을 맡으며 높은 불량률로 골머리를 앓는다고 전해졌다.

업계에서는 삼성전자가 그 틈을 비집고 기회를 포착할 수 있다는 관측도 제기된다. 미국 반도체과학법 시행에 따라 애플이 현지에서 AP를 조달하면 TSMC는 물량을 삼성전자에 빼앗길 수 있다. 삼성전자와 TSMC 모두 미국에 3나노 파운드리 공장을 짓고 있어 누가 더 빨리 수율을 확보하는지가 관건이다.

2나노 공정도 마찬가지로 누가 공장 건설을 먼저 시작했는지보다는 최신 기술을 어느 회사가 앞서서 도입했는지가 주도권을 좌우할 것으로 예상된다. TSMC는 2나노 공정에서 GAA 기술을 적용할 것이라고 전해진다. GAA 기술을 3나노에 먼저 적용한 삼성전자가 결국은 2나노 공정 경쟁에서 유리한 고지를 점했다는 분석이다.