[이코노믹데일리] 3나노(㎚·나노미터) 파운드리(반도체 위탁 생산) 기술 경쟁이 치열해지고 있는 가운데 삼성전자가 세계 최초로 GAA(Gate-All-Around) 기술을 적용한 3나노 파운드리 공정 기반의 초도 양산을 시작했다.
나노미터는 반도체 내 전기 회로의 선폭을 가리킨다. 전기 신호들이 지나다니는 길을 뜻하는데 숫자가 작을수록 반도체 내 전기 회로가 가늘어진다. 고효율·저전력·초소형 초미세공정 칩의 대표 기술로도 통한다. 1나노는 10억분의 1m 크기다.
◆'데이터 처리 속·전력 효과↑' MBCFET GAA 기술 등 적용
현재 3나노 공정은 반도체 제조 공정 가운데 가장 앞선 기술이다. 특히 차세대 트랜지스터 구조인 GAA 신기술을 적용한 3나노 공정 파운드리 서비스는 전 세계 파운드리 업체 중 삼성전자가 유일하다.
GAA 기술은 전력 효율과 성능 면에서 공정 미세화에 필수적이다. 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널 4개면을 게이트가 둘러 싸는 형태다. 채널의 3개면을 감싸는 기존 핀펫 구조와 비교해, 게이트의 면적이 넓어지면서 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높일 수 있다.
MBCFET 구조를 적용한 3나노 공정은 핀펫 기반 5나노 공정 대비 성능이 향상될 것으로 기대된다. 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16% 축소됐다. 이어 GAA 2세대 공정은 전력 50% 절감, 성능 30% 향상, 면적 35% 축소된다. 삼성전자는 3나노 공정의 고성능 컴퓨팅(HPC)용용 시스템 반도체를 초도 생산한데 이어, 모바일 SoC 등으로 확대해 나갈 예정이다.
◆파운드리 시장 지각 변동 올까..."공정 성숙도 높일 것"
3나노 공정이 현존하는 최첨단 기술로 떠오르면서 파운드리 업계의 기술 경쟁도 치열해지고 있다. 세계 1위 반도체 기업인 대만 TSMC도 2023년 양산을 목표로 대만에 3나노 공장 4개를 건설 중인 것으로 알려졌다. 이런 가운데 삼성전자가 3나노 양산을 시도하면서 파운드리 업계에 지각 변동이 일지 주목된다.
앞서 삼성전자는 지난 10월 초미세공정 로드맵을 선언하는 자리에서 2022년 상반기 3나노 양산에 돌입한 뒤 2023년에는 3나노 2세대, 2025년에는 GAA 기반 2나노 공정을 양산하겠다고 밝혔다. 3나노 구조에 최적화된 설계 인프라와 설계 솔루션을 공개하는 등 기술 확보에 집중하고 있는 것으로 알려졌다.
나노시트 GAA 구조 적용과 함께 3나노 설계 공정 기술 공동 최적화(DTCO)를 통해 PPA(Power:소비전력, Performance:성능, Area:면적)를 극대화한 것이 대표적이다. 삼성전자는 앞으로 고객 요구에 최적화된 PPA, 극대화된 전성비(단위 전력당 성능)를 제공하면서 차세대 파운드리 서비스 시장을 주도해 나갈 계획이다.
또 시높시스(Synopsys), 케이던스(Cadence) 등 SAFE(Samsung Advanced Foundry Ecosystem) 파트너들과 함께 3나노 공정 기반의 반도체 설계 인프라·서비스를 제공함으로써, 고객들이 빠른 시간에 제품 완성도를 높일 수 있도록 시스템을 강화해 나간다는 계획이다. 공정이 미세화되고 반도체에 더 많은 기능과 높은 성능이 담기면서, 칩의 설계와 검증에도 점점 많은 시간이 소요된다는 판단에서다.
삼성전자 파운드리사업부장 최시영 사장은 "삼성전자는 파운드리 업계 최초로 '하이-케이 메탈 게이트(High-K Metal Gate)', 핀펫(FinFET), 극자외선(EUV) 등 신기술을 선제적으로 도입하며 빠르게 성장해 왔고, MBCFET GAA기술을 적용한 3나노 공정의 파운드리 서비스도 세계 최초로 제공하게 됐다"라며 "앞으로도 차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다"라고 밝혔다.
나노미터는 반도체 내 전기 회로의 선폭을 가리킨다. 전기 신호들이 지나다니는 길을 뜻하는데 숫자가 작을수록 반도체 내 전기 회로가 가늘어진다. 고효율·저전력·초소형 초미세공정 칩의 대표 기술로도 통한다. 1나노는 10억분의 1m 크기다.
◆'데이터 처리 속·전력 효과↑' MBCFET GAA 기술 등 적용
현재 3나노 공정은 반도체 제조 공정 가운데 가장 앞선 기술이다. 특히 차세대 트랜지스터 구조인 GAA 신기술을 적용한 3나노 공정 파운드리 서비스는 전 세계 파운드리 업체 중 삼성전자가 유일하다.
GAA 기술은 전력 효율과 성능 면에서 공정 미세화에 필수적이다. 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널 4개면을 게이트가 둘러 싸는 형태다. 채널의 3개면을 감싸는 기존 핀펫 구조와 비교해, 게이트의 면적이 넓어지면서 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높일 수 있다.
또한 채널을 얇고 넓은 모양의 나노시트 형태로 구현한 다중가교채널 트랜지스터(MBCFET) GAA 구조도 적용했다. MBCFET는 삼성전자가 고안한 독자적인 공정 기술로, 나노시트의 폭을 조정하면서 채널의 크기도 다양하게 변경할 수 있다. 기존 핀펫 구조나 일반적인 나노와이어 GAA 구조에 비해 전류를 더 세밀하게 조절할 수 있어 고성능·저전력 반도체 설계에 큰 장점이 있다.
MBCFET 구조를 적용한 3나노 공정은 핀펫 기반 5나노 공정 대비 성능이 향상될 것으로 기대된다. 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16% 축소됐다. 이어 GAA 2세대 공정은 전력 50% 절감, 성능 30% 향상, 면적 35% 축소된다. 삼성전자는 3나노 공정의 고성능 컴퓨팅(HPC)용용 시스템 반도체를 초도 생산한데 이어, 모바일 SoC 등으로 확대해 나갈 예정이다.
◆파운드리 시장 지각 변동 올까..."공정 성숙도 높일 것"
3나노 공정이 현존하는 최첨단 기술로 떠오르면서 파운드리 업계의 기술 경쟁도 치열해지고 있다. 세계 1위 반도체 기업인 대만 TSMC도 2023년 양산을 목표로 대만에 3나노 공장 4개를 건설 중인 것으로 알려졌다. 이런 가운데 삼성전자가 3나노 양산을 시도하면서 파운드리 업계에 지각 변동이 일지 주목된다.
앞서 삼성전자는 지난 10월 초미세공정 로드맵을 선언하는 자리에서 2022년 상반기 3나노 양산에 돌입한 뒤 2023년에는 3나노 2세대, 2025년에는 GAA 기반 2나노 공정을 양산하겠다고 밝혔다. 3나노 구조에 최적화된 설계 인프라와 설계 솔루션을 공개하는 등 기술 확보에 집중하고 있는 것으로 알려졌다.
나노시트 GAA 구조 적용과 함께 3나노 설계 공정 기술 공동 최적화(DTCO)를 통해 PPA(Power:소비전력, Performance:성능, Area:면적)를 극대화한 것이 대표적이다. 삼성전자는 앞으로 고객 요구에 최적화된 PPA, 극대화된 전성비(단위 전력당 성능)를 제공하면서 차세대 파운드리 서비스 시장을 주도해 나갈 계획이다.
또 시높시스(Synopsys), 케이던스(Cadence) 등 SAFE(Samsung Advanced Foundry Ecosystem) 파트너들과 함께 3나노 공정 기반의 반도체 설계 인프라·서비스를 제공함으로써, 고객들이 빠른 시간에 제품 완성도를 높일 수 있도록 시스템을 강화해 나간다는 계획이다. 공정이 미세화되고 반도체에 더 많은 기능과 높은 성능이 담기면서, 칩의 설계와 검증에도 점점 많은 시간이 소요된다는 판단에서다.
삼성전자 파운드리사업부장 최시영 사장은 "삼성전자는 파운드리 업계 최초로 '하이-케이 메탈 게이트(High-K Metal Gate)', 핀펫(FinFET), 극자외선(EUV) 등 신기술을 선제적으로 도입하며 빠르게 성장해 왔고, MBCFET GAA기술을 적용한 3나노 공정의 파운드리 서비스도 세계 최초로 제공하게 됐다"라며 "앞으로도 차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다"라고 밝혔다.
Copyright © 이코노믹데일리, 무단전재·재배포 금지